國(guó)家知識(shí)產(chǎn)權(quán)局信息顯示，重慶芯聯(lián)微電子有限公司申請(qǐng)一項(xiàng)名為“掩膜版圖形及其優(yōu)化方法”的專利，公開(kāi)號(hào) CN 118838110 A，申請(qǐng)日期為 2024 年 8 月。

專利摘要顯示，本發(fā)明提供一種掩膜版圖形及其優(yōu)化方法，該優(yōu)化方法為在初始圖形包括并排排列且長(zhǎng)度不等的密集圖形和稀疏圖形時(shí)，通過(guò)在位于密集圖形寬度方向至少一側(cè)的稀疏圖形末端增加曝光輔助圖形，使其沿稀疏圖形長(zhǎng)度方向延伸，且密集圖形長(zhǎng)度與稀疏圖形的始端和曝光輔助圖形的末端之間的距離的差值為密集圖形長(zhǎng)度的±10％之間，使得集成電路版圖中圖形密度程度相差減小，密集圖形的末端因?yàn)橛衅毓廨o助圖形的遮擋不會(huì)接收到更多的曝光能量所以不會(huì)由于光學(xué)臨近效應(yīng)發(fā)生“端部膨脹”現(xiàn)象從而在襯底上轉(zhuǎn)移得到和原始的掩膜版上圖形設(shè)計(jì)相同的圖案，減少集成電路版圖中因圖形密度不同引起的工藝差異，從而解決由此導(dǎo)致的接觸孔功能性不良和短路等工藝缺陷。